Rang de mémoire est un type de construction appliquée à puces de mémoire dynamique à accès aléatoire (DRAM). En tant que protocole, tous grades doivent être constitués d'un 64-bits de large et un bus 8 bits échelle de puce, égalant une largeur totale de 72 bits. Alors que le rang de la mémoire doit être large de 64 bits dont le rang peut être constitué de différents morceaux de taille. Les rangs peuvent être simple, double, quadruple ou octal, si la plupart des ordinateurs des consommateurs ne voient simple et double. Les rangs les plus élevés, qui détiennent plus de mémoire, sont généralement vus sur les serveurs et les ordinateurs haut de gamme.
Une rangée de mémoire est le tableau des différentes puces de DRAM qui sont connectés. DRAM est différent de mémoire à accès aléatoire régulière (RAM) en ce que chaque élément d'information est stockée dans un condensateur différent dans la puce. Cela permet à la DRAM de rappeler l'information mieux que RAM. En créant un système de classement de la mémoire, la mémoire DRAM est capable de stocker plus de mémoire globale tout en étant compact et peu coûteux.
Le JEDEC Solid State Technology Association (JEDEC), anciennement connu sous le nom Devices Conseil conjoint Electron génie, est un conseil indépendant qui décide des différents protocoles et normes pour l'architecture informatique et de la construction. L'organisation a décidé de la manière la plus efficace de construire un rang de mémoire serait en utilisant un bus de 64 bits, ce qui correspond à la taille de la puce, avec un code correcteur d'erreur (ECC) puce 8 bits pour une largeur combinée de 72 bits. Pour être à l'intérieur de ces normes, le grade ne peut être supérieur ou inférieure à cette largeur.
Alors que la largeur de la rangée de mémoire est standard, la taille des puces ne possède pas l'être. Par exemple, une entreprise peut faire un rang avec une seule puce 64 bits, mais une autre société peut faire le rang de huit puces de 8 bits, et un autre peut construire un rang de 16 puces de 4 bits, et tous trois seront considérés comme un rang de mémoire en standard. Tant que le total est de 64 bits, non compris le ECC, il correspond à la norme. Il peut aussi y avoir des puces différentes par couche, une pièce de DRAM peut avoir une couche 16 4-bit, tandis que l'autre couche est constituée de huit puces de 8 bits. La plupart des entreprises préfèrent utiliser plus de jetons, car cela donne la DRAM puissance de traitement et de plusieurs domaines dans lequel stocker les données.
À partir de 2011, il existe quatre types de rang: une seule couche ou un, deux ou deux couches, quad ou quatre couches et octal ou huit couches. Les plus de couches, plus la mémoire de l'entreprise peuvent tenir sur une puce. Communément, les consommateurs ne trouvent mémoire simple ou double couche dans leurs ordinateurs, tandis que les ordinateurs serveurs puissants utilisent les octaux et quadruple-couche classements des puces de mémoire.